# This Page Is Inserted by IFW Operations and is not a part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

**DEUTSCHLAND** 

**DEUTSCHES PATENTAMT**  (2) Aktenzeichen:

P 36 34 637.3 10. 10. 86

2 Anmeldetag: (4) Offenlegungstag:

30. 4.87

(3) Unionspriorität: (2) (3)

29.10.85 IT 22841 A/85

(7) Anmelder:

SGS Microelettronica S.p.A., Catania, IT

(74) Vertreter:

Pagenberg, J., Dr.jur., RECHTSANW.; Bardehle, H., Dipl.-Ing., PAT.-ANW.; Frohwitter, B., Dipl.-Ing., RECHTSANW.; Dost, W., Dipl.-Chem. Dr.rer.nat.; Altenburg, U., Dipl.-Phys., PAT.-ANW.; Kroher, J., Dr., RECHTSANW.; Geißler, B., Dipl.-Phys.Dr.-jur., PAT.- U. RECHTSANW., 8000 München

2 Erfinder:

La Plaza, Alejandro de, Bergamo, IT

Differentiell geschalteter Kondensator-Integrator mit einem einzelnen Integrationskondensator

Ein differentiell geschaltster integrator des Kondensatortyps ist beschrieben, der insbesondere zweckmäßig ist zum Aufbauen von geschalteten Kondensatorfiltem für analoge Abtastwerte, der einen einzelnen Integrationskondensator (oder Feld von Einheltskondensstoren, die parallel geschaltet sind) verwendet an Stelle der beiden unterschledlichen Integrationskondensstoren die in den bekennten Offferentialkondensatoren erforderlich eind. Die Anzeiti der erforderli-chen Kondensatoren wild deswegen vermindert auf ein Halb verglichen mit der, die gemäß dem Stand der Technik erforderlich ist.

#### Patentansprüche

1. Differentiell geschalteter Kondensator-Integrator dadurch gekennzelchaet, daß er zwei Pfade, die mit zwei Eingangsanschlüssen (IN+, IN-) und Ausgangsanschlüssen entsprechenden (OUT+, OUT-) bei einem schwebenden Potential bezüglich des gemeinsamen Masseanschlusses in Verbindung stehen, die im wesentlichen identisch sind und jeweils einen ersten Schalter (S.c. S.), der zwischen den jeweiligen Eingangsanschluß und die erste Platte eines Abtastkondensators (Ca, Ca), geschaltet ist, einen zweiten Schalter (Ser. See), der zwischen die erste Platte und Masse geschaltet ist, einen dritten Schalter  $(S_{rd}, S_{rd})$ , der zwischen die 15 zweite Platte des Abtastkondensators  $(C_{rd}, C_{rd})$  und den jeweiligen Ausgangsanschluß (OUT+, OUT-) geschaltet ist, und einen vierten Schalter (Sus, Sus) aufweisen, der zwischen der zweiten Platte des Abtastkondensators (Cst, C2) und einer ersten Platte 20 eines schwebenden Integrationskondensators (C) geschaltet ist, dessen zweite Platte symmetrisch verbunden ist mit dem Anschluß des entsprechenden vierten Schalters (S.c. S.c.) des anderen Pfades, und zwei verschiedene Einheitsverstärkerpfuffer 25 1/2 · Vi · C. A1, A2), deren Eingungsanschiusse jeweils mit den Platten des Integrationskondensators (C) verbunden sind, aufweist, wobei der Differentialintegrator weiterhin Takugannungserzeugungseinrichtungen zum Synchronizieren des Öffnens und des Schlie- 30 Bens der Schalter (Swi-Se) entsprechend einer gewünschten Folge aufweist.

2. Differentialintegrator nach Anspruch 1, dadurch gekennzeichnet, daß er gänzlich aus Halbleiterbauelementen zusammengesetzt ist und er als monolithisch integrierte Schaltung gebildet ist.

3. Differentialintegrator nach Anspruch 2, dadurch gekennzeichnet, daß die Halbleiterbauelemente Bauelemente des MOS-Typs sind.

4. Differentialintegrator nach Anspruch 1, dadurch 40  $V_0 = V_0 * z^{-1} + V_{in} * z^{-1} * \frac{C_L}{C}$ . gekennzeichnet, daß die Schalter (S<sub>w1</sub>-S<sub>8</sub>) durch einen MOS-Transistor gebildet sind, der ein Gate hat, das als Steneranschluß arbeitet, und die beiden funktionellen Anschlüsse des Schalters dargestellt werden durch Source und Drain dieses Transistors. 5. Differentialintegrator nach Anspruch 4, dadurch gekennzeichnet, daß die Takteinrichtung mindestens zwei nicht-überlappende Taktspannungssignalgeneratoren (Vc11, Vc12) aufweisen und das Signal, das durch einen der Generatoren erzeugt 50 wird, an das Gate der MOS-Transistoren, die den ersten und dritten Schalter (Sn - Sn) bilden, angelegt wird, und worin das Signal, das durch den anderen der Generatoren erzeugt wird, an das Gate der Schalter (Sus - Sus) bilden, angelegt wird.

### Beschreibung

Die vorliegende Erfindung betrifft allgemein geschal- 60 tete Kondensatorfilter für Abtastwerte und insbesondere einen verbesserten vollständig differentiell geschalteten Kondensator-Integrator, der weniger Kapazität und eine kleinere Anzahl von Kondensatoren für monolitische Systeme und Untersysteme verwendet, der auf ei- 65 nem einzelnen Chip aus Halbleitermaterial verwirklicht ist gemäß z. B. einer der modernen MOS (Metall-Oxid-Semiconductor)-Technologien.

Der geschaltete Kondensator-Integrator stellt den Basisschaltungsblock dar, der zum Aufbau von geschalteten Kondensator-Filtern für Abtastwerte verwendet wird

Vollständig differentiell geschaltete Kondensator-Integratoren weisen im allgemeinen einen Eingangspfad auf, der zwei Abtastkondensatoren, einen vollständigen Differentialverstärker, zwei Integrationskondensatoren und acht Schalter aufweist. Ein typisches Beispiel eines differentiell geschalteten Kondensator-Integrators, der entsprechend der bekannten Technik ausgeführt ist, ist in Fig. 1 erläutert, worin die Abtastkondensatoren jeweils Cet und Co sind, die jeweils eine Kapazität von C. haben.

Während einer gewissen Zeitperiode, die Phase-1 genannt werden kann, zwingt der Taktgenerator Ven die Schalter Spil, Spil Spil und Spil in die Betriebsweise mit niedrigem Widerstand. Gleichzeitig zwingt der Taktgenerator Vota die Schalter Sus, Sus, Sur und Sus in die Betriebsweise mit hohem Widerstand. Während solch einer Zeitperiode oder Phase-1 laden sich die Abtastkondensatoren auf die Eingangsspannung auf und erreichen eine elektrische Ladung, die gleich ist zu:

Während der nachfolgenden Zeitperiode, die Phase-2 genannt wird, zwingt der Taktgenerator Veti die Schalter Sut, Sub Sus und Sut in die Betriebsweise mit hohem Widerstand, und der Taktgenerator Vetz zwingt die Schalter  $S_{NS_1}$   $S_{NS_2}$   $S_{NJ}$  und  $S_{NQ}$  in die Betriebsweise mit niedrigem Widerstand. Der Differentialverstärker bestimmt die Ladungsübertragung von dem Abtastkondensator in den Integrationskondensator C; der eine Kapazität Chat.

Unter der Annahme, daß die Ladungsübertragung vollständig ist, ist ein Ausdruck der z-Transformierten, der eine solche Funktion darstellt, der folgende:

$$V_0 = V_0 * z^{-1} + V_{in} * z^{-1} * \frac{C_A}{C}.$$

Dieser Ausdruck ist typisch für einen Abtastwert-Integrator, der eine Zeitkonstante hat, die gegeben ist durch T. (C/C), worin T das Zeitintervall ist, das gleich der Summe der Zeitperioden ist, die jeweils Phase-1 und Phase-2 entsprechen.

Die Zuflucht zu Diffentialsignalverarbeitung vermindert möglicherweise Rauschen, das sich von Energieversorgungsleitungen einkuppelt und vergrößert den dynamischen Bereich. Aus Gründen der Fabrikationstechnologie wird der Integrationskondensator, der immer einige Male größer ist als der Abtastkondensator, in der Praxis gebildet durch Parallelschalten von Kondensato-MOS-Transistoren, die den zweiten und vierten 55 ren eines Einheitswertes, der gleich  $C_2$  ist. Die Anzahl nder parallel geschalteten Kondensatoren ist gleich der größten Zahl, die kleiner ist als CC. Ein zusätzlicher Kondensator der Kapazität gleich:  $C - n \cdot C_i$  ist ebenfalls parallel geschaltet. Diese Zusammenschaltung von Kondensatoren ist bekannt als Kondensatorfeld. In Anordnungen des Standes der Technik sind zwei Felder von Einheitswertkondensatoren erforderlich, um einen Differentialintegrator zu bilden.

Auf der anderen Seite würde es in der Mehrzahl der Fälle viel bequemer und technologisch viel einfacher sein, einen differentiell geschalteten Kondensator-Integrator machen zu können, der lediglich ein einzelnes Kondensatorfeld erfordert, das von kleinerer Gesamtkapazität ist.

Es ist deswegen eine Aufgabe der vorliegenden Erfindung einen geschalteten Kondensator-Integrator für Abtastwerte anzugeben, der lediglich ein Integrationskondensatorfeld verwendet.

Eine weitere Aufgabe der vorliegenden Erfindung ist es einen differentiell geschalteten Kondensator-Integrator für Abtastwerte anzugeben, der lediglich einen Integrationskondensator verwendet, wobei unterdessen eine Gesamtkapazităt kleiner als die, die normalerweise 10 gemäß dem Stand der Technik erforderlich ist, erforder-

Diese und andere Ziele und Vorteile der Erfindung werden erhalten durch Vorsehen eines schwebenden (floating) Integrationskondensators, der in Verbindung 15 mit zwei Abtastkondensatoren und zwei Verstärkern arbeitet, die als Einheitsverstärkungspuffer geschaltet sind. Jeder Abtastkondensator ist anfangs auf eine Spannung aufgeladen, die gleich der Differenz zwischen der Eingangsspannung und der Spannung über den Integra- 20 tionskondensator ist. Im folgenden Schritt werden die beiden Abtastkondensatoren in Reihe geschaltet und ihre Kombination wird parallel zu dem schwebenden Integrationskondensator geschaltet. Die Spannung über den Integrationskondensator nach der nachfolgenden 25 Ladungsrückverteilung entspricht dem Wert, der in einem Abtastwert-Integrator erforderlich ist.

Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der vorliegenden Erfindung ergeben sich aus den Unteransprüchen und aus der nachfolgenden detai- 30 lierten Beschreibung einer bevorzugten Ausführungsform unter Bezugnahme auf Flg. 2, die das Schaltbild eines differentiell geschalteten Kondensator-Integrators erläutert, der in Übereinstimmung mit der vorliegenden Erfindung ausgeführt ist.

Damit darf nicht beschsichtigt sein, die Erfindung auf diese bevorzugte Amführungsform zu beschränken. Tatsächlich können verschiedene Modifikationen der Ausführungsform, die in folgenden beschrieben wird, durch den Fachmann ausgeführt werden, ohne den Be- 40 reich der Erfindung, die hier beansprucht wird, zu ver-

Ein differentiell geschalteter Kondensator-Integrator für Abtastwerte gemäß der vorliegenden Erfindung ist in Fig. 2 erläutert. Er weist einen lategrationskondensa- 45 tor G einer Kapazität C - C, auf, der eine Platte mit dem Eingang eines ersten Einheitsverstärkungspuffers At verbunden hat und eine zweite Platte mit dem Eingang eines zweiten Einheitsverstärkungspuffers A2 verbunden hat. Ein Einheitsverstärkungspuffer (Verstär- 50 ker) ist eine Schaltungsblock, der in der Technik bekannt ist, daß er einen Eingangsknoten mit sehr hoher Eingangsimpedanz hat und einen Ausgangsknoten, der eine Leerlaufspannung hat, die im wesentlichen gleich der Spannung ist, die am Eingangsknoten vorhanden ist, 55 und eine sehr niedrige Ausgangsimpedanz. Der Ausgang von A1 ist verbunden mit dem ersten Ausgangsanschluß OUT+, während der Ausgang von A2 verbunden ist mit dem zweiten Ausgangsanschluß OUT-. Die Abtastkondensatoren sind jeweils  $C_{11}$  und  $C_{12}$  und beide 60  $1/2 \cdot (V_0 - V_{ln}) \cdot C_s$ haben eine Kapazität  $C_*$  Der Schalter  $S_{w1}$ , der durch den Taktgenerator Vall gesteuert wird, verbindet die erste Platte von Co mit dem Ausgangsanschluß OUT+. Der Schalter Sub der durch den Taktgenerator Ven gesteuert wird, verbindet die erste Platte des Kondensa- 65 tors Ca mit dem Ausgangsanschluß OUT. Der Schalter Swa der durch den Taktgenerator Val gesteuert wird, verbindet die zweite Platte von C1 mit dem Eingangsan-

schluß IN+.

Der Schalter Sut, der durch den Taktgenerator Vc11 gesteuert wird, verbindet die zweite Platte des Kondensators C2 mit dem Eingangsanschluß IN-.

Der Schalter Such der durch den Taktgenerator Vc12 gesteuert wird, verbindet die erste Platte des Kondensators C1 mit der ersten Platte des Integrationskondensators C. Der Schalter S.c. der durch den Taktgenerator Volz gesteuert wird, verbindet die erste Platte des Kondensator C2 mit der zweiten Platte des Integrationskondensators C: Der Schalter Sw der durch den Taktgenerator Vc12 gesteuert wird, verbindet die zweite Platte des Kondensators Cn mit dem gemeinsamen Masseanschluß. Der Schalter Sich der durch den Taktgenerator Vota gesteuert wird, verbindet die zweite Platte des Kondensator Co mit dem gemeinsamen Masseanschluß. Die Taktspannungsgeneratoren Vc11 und Vc12 erzeugen Steuerspannungen, die zwei verschiedene Zustände oder Spannungspegel aufweisen:

Wenn die Steuerspannung, die durch die Generatoren erzeugt wird, in den hohen Zustand oder hohen Pegel ist, sind alle Schalter, die einer solchen Steuerspannung unterworfen sind, in ihre Betriebsweise mit niedrigem Widerstand gezwungen. Umgekehrt, wenn die Steuerspannung einen niedrigen Zustand oder Pegel annimmt, werden alle zugeordneten Schalter in ihre Betriebsweise mit hohem Widerstand gezwungen.

Die Taktspannungsgeneratoren andern ihren Zustand zwischen dem hohen und dem niedrigen Zustand in einer besonderen Folge, gemäß der die Spannung der beiden Taktgeneratoren niemals gleichzeitig in dem hohen Zustand sind. D. h., daß die Taktgeneratoren nicht überlappend sind. Gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung weisen die Schalter ein oder mehrere MOS-Transistoren auf, wobei die Gates als Steuerelektroden verwendet werden und die Sources und Drains als gesteuerter Verbindungsknoten verwendet werden.

Wie man leicht aus Fig. 2 entnehmen kann, sind die Anfangsbedingungen für die Analyse der Betriebsweise der Schaltung folgende:

- der Integrationskondensator Ci ist mit einer Spannung Vo geladen und hat eine elektrische Ladung gleich  $V_0 \cdot (C - C_0)$ 

- der Taktspannungsgenerator Vcti ist in dem hohen Zustand,

der Taktspannungsgenerator Vc12 ist in dem niedrigen Zustand.

Deswegen zwingt der Taktspannungsgenerator Vc11 die Schalter Sn1, Sn2, Sn3 und Sn4 in ihre Bedingung der Betriebsweise mit niedrigem Widerstand, während der Taktspannungsgenerator Vc12 die Schalter Sut. Sut. Sut. und S<sub>no</sub> in ihre Bedingung der Betriebsweise mit hohem Widerstand zwingt. Folglich lädt sich jeder Abtastkondensator, d. h. C1 und C2, auf eine Spannung auf, die gleich ist zu der Hälfte der Differenz zwischen der Eingangsspanung Vir und der Ausgangsspannung Vo wobei sie eine elektrische Ladung speichern, die gleich ist zu:

$$1/2 \cdot (V_0 - V_{in}) \cdot C$$

In der folgenden Zeitperiode (Phase-2) ist der Taktspannungsgenerator Vc1 in dem niedrigen Zustand und der Taktspannungsgenerator Vc12 ist in dem hohem Zustand, wobei er  $S_{n5}$ ,  $S_{n6}$ ,  $S_{n7}$  und  $S_{n6}$  in die Betriebsweise mit niedrigem Widerstand zwingt, und die Schalter Swi, Su2, Su3 und Su4 in die Betriebsweise mit hohem Widerstand. Die elektrische Ladung verteilt sich selbst zurück

30

35

50

55

entsprechend der neuen Anordnung, die durch die genannten Schalter in ihren jeweiligen Bedingungen der Betriebsweise mit niedrigem und hohem Widerstand gebildet wird. Der Ausdruck der z-Transformierten für die elektrischen Ladungen führt zu folgendem:

$$C \cdot V_0 = V_0 \cdot z^{-1} \cdot (C - C_s) + (V_0 - V_{in}) \cdot z^{-1} \cdot C_s$$

Während der Ausdruck für die Ausgangsspannung zu folgendem führt:

$$V_0 = V_0 * z^{-1} - V_m * z^{-1} * \frac{C_s}{C}$$

die der Funktion eines Abtastwert-Integrators entspricht, der eine Zeitkonstante gleich zu  $T \cdot CJC$  hat, 15 worin T die Summe der Zeitperioden ist in denen  $V_{c1}$  in dem hohen Zustand ist,  $V_{cl2}$  in dem hohem Zustand und beide Generatoren Vc11 und Vc12 in dem niedrigen Zustand sind. Die Schaltung verwendet nur einen Integrationskondensator Cider Kapazität C - Ci und die Ge- 20 semtkepazität führt zu  $C + C_*$ 

Von der obigen Beschreibung der vorliegenden Erfindung kann leicht verifiziert werden, daß die Ziele wirksam erreicht werden. Insbesondere verwendet der differentiell geschaltete Kondensator-Integrator für Abtast- 25 werte der Erfindung einen einzelnen Integrationskondensator und die Gesamtkapazität ist ein halb der Gesamtkapazität, die gemäß den Verfahren des Standes

der Technik erforderlich sind.

3634637

Nummer: Int. Ci.<sup>4</sup>: - Anmeldetag: Offenlegungstag: 36 34 637 H 03 H 19/00 10. Oktober 1986 30. April 1987



